半導體IC封裝廠之打線產品中，產品封裝前會於測試廠測試芯片(Chip)是否不良，測試過程中探針接觸銲墊(Bond pad)，在接觸的過程中會產生探針痕，探針痕的大小則會影響打線良率，故改善打線站的良率顯得極其重要，更為各封裝廠所重視。本論文將針對面積較大之探針痕尋找最適化打線參數以改善打線良率，以期達到增加公司營收之目的。
尋找最適化參數的方法主要使用中央合成設計配合反應曲面法，找出最適化震盪電流、銲接時間、銲接力量、銲接溫度，同時分析品質驗證項目如：晶球推力、金球大小、金球厚度、鋁擠、共晶面積(Intermetallic, IMC)、彈坑測試，驗證最適化參數的產品皆符合規格且良率得到提升。